50MHz zu 2.2GHz Software definiertem Radio USRP 2950 XC7K410T 1 10 Gigabit-Hafen

Software definierte Radio, USRP-LW 2950, 40MHz

Der USRP-LW 2950 besteht aus einem USRP-LW X310, zwei WBX-LW 40MHz Rf-Tochterbretter und ein OCXO,

Die USRP-LW 2950-Hardwarearchitektur kombiniert zwei erweiterte Bandbreitentochterbrettschlitze mit einer Bandbreite von bis 40M von 50 MHZ bis 2,2 Gigahertz. Und sie kennzeichnet mehrfache Hochgeschwindigkeitsschnittstellen, um von zu wählen (Häfen PCIe, Gigabit/10 Gigabit Ethernet) sowie ein rohstoffreiches, Benutzer-programmierbares Kintex-7 FPGA. Darüber hinaus benutzt der USRP-LW 2950 einen plattformübergreifenden UHD Fahrer der offenen Quelle, mit vielen Entwicklungsrahmen, kompatiblen Bezugsarchitektur und Projekten der offenen Quelle.

Als der digitale Verarbeitungskern des USRP-LW 2950 liefert das XC7K410T FPGA Hochgeschwindigkeitszusammenhang zwischen allen Hauptteilen. Schließt Rf-Vorderseite, Wirtsschnittstelle und Gedächtnis DDR3 ein. Die Nichterfüllung FPGA stellt ganz UHDs für die Kontrolle des digitalen downconversion und des digitalen upconversion, der feinen Frequenzabstimmung und einiger anderer DSP-Funktionsblöcke zur Verfügung. Benutzer können den Ersatzraum des rohstoffreichen Kintex-7 FPGA, plus den RFNoC-Entwicklungsrahmen nutzen, der durch USRP gestützt wird, um ihre eigenen DSP-Verarbeitungsmodule zu entwickeln und einzuführen.

Die USRP-LW 2950-Ausrüstungs-Ausrüstung schließt ein: ein Hauptgerät USRP-LW 2950, Gigabitkabel, SFP+-Gigabitadapter, Stromadapter, Kabel USB2.0 JTAG, Wurzel SMA-Verbindungsstück Rf-Kabels 4.

TheUSRP-LW 2950 bietet eine Vielzahl von Hochgeschwindigkeitsschnittstellen an, um von zu wählen. Auf der Platte des Gerätes, ist der Gigabit Ethernet-Hafen eine der einfachsten und allgemein verwendetsten Weisen anzuschließen. Für Anwendungen mit ausgedehnter Bandbreite und niedriger Latenz, wie PHY-/MACstudien, stellt das X310 eine leistungsfähige Busschnittstelle PCIe x4 für diese deterministische Operation zur Verfügung. Wenn die Anwendung die Netzaufnahme oder -knoten verwendet, die verarbeiten, ist der 10-Gigabit-Hafen die beste Wahl.

Der USRP-LW 2950 schließt viele zusätzlichen Eigenschaften ein, die einigen anderen drahtlosen Anwendungen helfen. Zum Beispiel in FPGA-Entwurf, kann das 1GB DDR3 auf dem Motherboard als Datenpufferbetrieb und -Datenspeicherung verwendet werden. Das interne GPSDO liefert Hochpräzisionsfrequenzhinweis, wenn es auf dem GPS-System mit einer Synchronisierungsverzögerung von kleiner als 50ns synchronisiert wird. Erlaubt dem Benutzer, externe Komponenten wie Verstärker und Schalter durch die GPIO-Schnittstelle zu steuern, Stützinput wie Ereignisauslöser und beobachtet ausprüfen Signale. Der USRP-LW 2950 schließt auch einen internen JTAG-Adapter mit ein, der Entwicklern erlaubt, neue FPGA-Bilder leicht zu laden und auszuprüfen.