Produktdetails:
|
Gewinn-Strecke: | -16 | 34 | Frequenzbereich:: | 3MHz-6GHz |
---|---|---|---|
Bandbreite:: | 200MHz pro Kanal | maximale Eingangsleistung: | -15 dBm |
FPGA:: | Xilinx Zynq-7100 Soc | Beispielrate: | 200.245,76, 250 MS/s |
Markieren: | Software-Radioperipherie DCs 6V Universal-,Software-Radioperipherie DCs 6V,Usrp n321 DCs 6V |
Universal-Software-Radio Zusatz-USRP-LW N321
Produktübersicht
USRP-LW N321 ist ein leistungsstarker SDR, der 2 RX und 2 TX-Kanäle in einer RU-Größe der halben Breite liefert. Jeder Kanal kann bis 200 MHZ zur Verfügung stellen blitzschnelle Bandbreite von und einen ausgedehnten Frequenzbereich von 3 MHZ zu 6 Gigahertz umfassen. Der Basisbandprozessor verwendet Xilinx Zynq-7100 Soc, um großes Benutzer-programmierbares FPGA zu liefern. Er hat zwei SPF+-Häfen und einen QSFP+-Hafen, stützt 1 GbE, 10 Schnittstellen GbE und der Aurora und kann Hochdurchsatz IQ zum Wirt PC oder FPGA-Coprocessor strömen. Die flexible Synchronisierungsarchitektur stützt 10 MHZ Uhrbezugs-, PPS-Zeithinweis, externer TX- und RX-LO Input und GPSDO, die verwirklichen können zusammenhängende MIMO Testplattform der Phase.
Hauptmerkmale
1.Reliable und fehlertolerante Entwicklung
Fähigkeiten des Managements 2.Remote
3.Stand-alone (eingebettet) oder Wirt-ansässige (Netzstrom) Operation
4.Fully integrierte und baute zusammen (USRP N321 stützt nicht austauschbare Tochterkarten)
5,3 MHZ bis 6 Gigahertz erweiterten Frequenzbereich
6. blitzschnelle Bandbreite von bis 200 MHZ pro Kanal
7.2RX, 2TX
8.RX, TX-Filterbank
9.14-bit ADC, 16-Bit-DAC
Taktfrequenz 10.Master: 200.245,76250 Mitgliedstaat/s
11.Xilinx Zynq-7100 Soc
12.Dual-core BEWAFFNEN Cortex-A9 800 MHZ CPU
13,1 QSFP+-Hafen
14,2 SFP+-Häfen (1 Gigabit Ethernet, 10 Gigabit Ethernet, Aurora)
15.RJ45 (1 GbE)
Hinweis 16.Clock
Hinweis der Zeit 17.PPS
18.External RX LO, Input TX LO und Ausgabebausteine
19.Built-in GPSDO
Art 20,1 EIN USB-Wirtshafen
21,1 MikroUSB-Hafen (Serienkonsole, JTAG)
Timer 22.Watchdog
23.OpenEmbedded Linux
Fahrer der Hardware 24.USRP (UHD 3.15.0.0 oder höheres) und Version der freien Software API
Entwicklungs-Rahmen 25.RFNoC™ FPGA
Sachwortverzeichnis:
Parameterkategorie | Zahlenwert | Einheit | Parameterkategorie | Zahlenwert | Einheit |
Aufnahme | Produkteinführung | ||||
Zahl von Kanälen | 2 | - | Zahl von Kanälen | 2 | - |
Gewinnstrecke | -16 | 34 | DB | Gewinnstrecke | -30 | 25 | DB |
Gewinntreten | 1 | DB | Gewinntreten | 1 | DB |
Maximale Eingangsleistung | -15 | dBm | Maximale Eingangsleistung | -15 | dBm |
Filterbank |
450 | 760 760 | 1100 1100 | 1410 1410 | 2050 2050 | 3000 3000 | 4500 4500 | 6000 |
MHZ | Filterbank |
450 | 650 650 | 1000 1000 | 1350 1350 | 1900 1900 | 3000 3000 | 4100 4100 | 6000 |
MHZ |
Ein externer Frequenzbereich des lokalen Oszillators kann Input sein | 0,45 | 6 | Gigahertz | Ein externer Frequenzbereich des lokalen Oszillators kann Input sein | 0,45 | 6 | Gigahertz |
Abstimmende Zeit | 245 | wir | Abstimmende Zeit | 245 | wir |
TX-/RXschaltzeit |
750 | wir | TX-/RXschaltzeit | 750 | wir |
Umwandlung und Uhrleistung | Energie | ||||
Beispielrate | 200.245,76, 250 | MS/s | Gleichspannungsinput | 12,7 | V, A |
ADC-Entschließung | 14 | Stückchen | Leistungsaufnahme | 60 | 80 | W |
DAC-Entschließung | 16 | Stückchen | Physikalische Eigenschaften | ||
Größe | 380×220×45 | Millimeter | |||
GPSDO-Frequenzstabilität wird nicht zugeschlossen | 0,1 | PPMs | Gewicht | 3,4 | Kilogramm |
GPSDO PPS im Verhältnis zu UTC-Genauigkeit | <8> | ns | Betriebsumgebungsanforderungen | ||
GPSDO-Latenzstabilität |
<> 3 25 |
wir Stunden °C |
Stabile Strecke der Operation | 0 | 50 | °C |
Lagertemperaturbereich | -40 | 70 | °C |
Ansprechpartner: Mr. Chen
Telefon: 18062514745