|
Produktdetails:
|
| Markieren: | SDR USRP DC6V,DC6V SDR USRP,Ethernet sdr DC6V |
||
|---|---|---|---|
Ethernet-Anschluss-Reihe USRP-LW N310
Das USRP-LW N310 ist ein vernetzter Software-definierter Radio (SDR) der Zuverlässigkeit und Fehlertoleranz für Entwicklung in den umfangreichen und drahtlosen Verbundsystemen zur Verfügung stellt.
Das USRP-LW N310 ist eine der höchsten Kanalzählungen auf dem SDR-Markt heute, mit einem Doppel-Transceiver AD9371 RFIC an der Rf-Vorderseite, die vier Transceiverkanäle in einem RU-Paket der halben Breite liefert. Jeder Kanal liefert bis 100 MHZ der blitzschnellen Bandbreite und umfasst einen ausgedehnten Frequenzbereich 10 MHZ bis 6 Gigahertz. Der Basisbandprozessor benutzt das Xilinx Zynq-7100 Soc, um großes Benutzer-programmierbares FPGAs für die verarbeitende Realzeit und Niedriglatenz zur Verfügung zu stellen sowie Doppel-kern ARM CPUs für alleinstehende Operationen. Stützt 1 GbE, 10 Schnittstellen GbE und der Aurora über Doppel-SPF+-Häfen, die zu den Wirts-PC-oder -durchsatz IQ-Strömen für FPGA-Coprocessors eingeführt werden können. Die flexible Synchronisierungsarchitektur stützt Uhrbezugs-, PPS-Zeithinweis, externen LO-Input und GPSDO und ermöglicht hohen Systemen der Kanalzählung MIMO. Das USRP-LW N310 vereinfacht die Steuerung und das Management von Funknetzen, indem es die Fähigkeit vorstellt, Aufgaben, wie Entstörung entfernt durchzuführen und Software, das Neu starten, Fabrikzurückstellen, Selbsttest, Entstörung des Wirtes PC/ARM und Überwachungsanlagegesundheit aktualisiert.
Die USRP-LW N310 Gerätausrüstung schließt ein: ein USRP-LW N310 Hauptgerät, Kabel des Ethernets RJ45, SFP+ RJ45 zum Adapter, Mikro-USB-Kabel, MicroSD-Karte, Stromversorgung.
Hauptmerkmale:
| • Zuverlässige und fehlertolerante Entwicklung |
• Konfigurierbare Frequenz der Uhr AD9371 Bezugs: 122.88MHz, 125MHz, 153,6 MHZ |
| • Fernverwaltungsfähigkeiten | |
| • Frequenzabdeckung von 10MHz zu 6GHz | • 16 Bit ADC, 14 Bit DAC |
| • Blitzschnelle Bandbreite von bis 100M pro Kanal | • Doppel-SPF+-Häfen (Gigabit Ethernet, 10 Gigabit Ethernet, Aurora). |
| • Unterstützung 4 4 Empfänge gleichzeitig senden | • CPU Doppel-Kern ARM-Cortex-A9 800 MHZ |
| • Transceiverfilterbanken | • Eingebautes Xilinx Zynq-7100 Soc FPGA |
| • Unterstützung externes RX LO, Input TX LO | • Stützt externen Uhrbezugs- und PPS-Zeithinweis |
| • Entwicklungsrahmen RFNoC FPGA | • Unterstützungen alleinstehend (eingebettet) oder Wirt-ansässige (Netz) Operationen |
| • 1 Art EIN USB-Wirtshafen | • UHD3.11.0 oder neuere Unterstützung |
| • Eingebauter kundenspezifischer Linux | • 1 MikroUSB-Hafen (Serienkonsole, JTAG) |
| • Unterstützung für GNU-Radio |
Basisbandprozessor:
Der USRP-LW N310 Basisbandprozessor verwendet Xilinxs zynq-7100 Soc, das einen reichen Satz von programmierbarem FPGAs für die verlangen und Niedriglatenzrealzeitverarbeitung sowie Doppel-kern ARM-CPU Inselbetrieb zur Verfügung stellt. Benutzer können Anwendungen auf vorinstallierten Linux eingebetteten Betriebssystemen einsetzen, oder benutzen Sie Hochgeschwindigkeitsschnittstellen wie Gigabit Ethernet-Wirt, 10 Gigabit Ethernet.
synchron:
Das USRP-LW N310 hat eine flexible Bezugtaktgeber-Entwurfsarchitektur, die externes PPS, Uhrbezugszeithinweis, externen LO-Input und gpsdo stützt, das hohe Kanalzählung MIMO Implementation des Systems erleichtert.
USRP-LW N310 technische Daten:
| Parameterkategorie | Zahlenwert | Einheit | Parameterkategorie | Zahlenwert | Einheit |
| Aufnahme | Produkteinführung | ||||
| Zahl von Kanälen | 4 | - | Zahl von Kanälen | 4 | - |
| Unabhängiges Abstimmen | 2 | - | Unabhängiges Abstimmen | 2 | - |
| L0 teilte Paare | 2 | - | L0 teilte Paare | 2 | - |
| Gewinnstrecke | -40 | 30 | DB |
Die Gewinnstrecke ist 10MHz zu 300MHz 300MHz~6GHz |
-30 | 25 -30 | 20 |
DB DB |
| Gewinntreten | 1 | DB | |||
| Maximale Eingangsleistung | -15 | dBm | Gewinntreten | 1 | DB |
| Filterbank |
10 | 430 430 | 600 600 | 1050 1050 | 1600 1600 | 2100 2100 | 2700 2700 | 6000 |
MHZ | Filterbank |
10 | 300 300 | 723,17 723,17 | 1623,17 1623,17 | 3323,17 3323,17 | 6000 |
MHZ |
| Ein externer Frequenzbereich des lokalen Oszillators kann Input sein | 0,6 | 8 | Gigahertz | Ein externer Frequenzbereich des lokalen Oszillators kann Input sein | 0,6 | 8 | Gigahertz |
| TX-/RXschaltzeit | 140 | μs | TX-/RXschaltzeit | 140 | μs |
| Umwandlung und Uhrleistung | Energie | ||||
| Beispielrate | 122,88, 125.153,6 | MS/s | Gleichspannungsinput | 12,7 | V, A |
| ADC-Entschließung | 16 | Stückchen | Leistungsaufnahme | 50-80 | W |
| DAC-Entschließung | 14 | Stückchen | Physikalische Eigenschaften | ||
|
Minimaler Frequenzschritt 122.88MS/s 125MS/s 153.6MS/s |
7,32 7,45 9,15 |
Hz Hz Hz |
Größe | 425×220×45 | Millimeter |
| GPSDO-Frequenzstabilität wird nicht zugeschlossen | 0,1 | PPMs | Gewicht | 3,8 | Kilogramm |
| GPSDO PPS im Verhältnis zu UTC-Genauigkeit | <8> | ns | Betriebsumgebungsanforderungen | ||
| GPSDO-Latenzstabilität |
<> 3 25 |
Stunden °C |
Stabile Strecke der Operation | 0 | 50 | °C |
| Lagertemperaturbereich | -40 | 70 | °C | |||
Ansprechpartner: Mr. Chen
Telefon: 18062514745
