Produktdetails:
|
Markieren: | Definierte USRP-Software sendet Achse 9,e310 usrp 9 Achse,9 Achse e310 usrp |
---|
Software definierte Radio, USRP-LW E310
Produktübersicht:
Das USRP E310 bietet eine portierbare alleinstehende Software definierte Radioplattform an, die für Feldentwicklung bestimmt ist. Der flexible Transceiver 2×2 MIMO AD9361 von Analog Devices liefert bis 56 MHZ blitzschnelle Bandbreiten- und Spannenfrequenzen von 70 MHZ – 6 Gigahertz, zum von mehrfachen Bändern des Interesses zu bedecken. Rf-Filterbanken in Vorderseiten Übermittler und Empfänger erhöhen Selektivität.
Der Basisbandprozessor verwendet das Xilinx Zynq 7020 Soc, um FPGA zu liefern beschleunigte die Berechnung, die mit dem Inselbetrieb kombiniert wird, der durch eine Doppel-kern ARM-CPU ermöglicht wird. Das USRP E310 schließt einen reichen Satz Peripherie wie einem integrierten GPS-Empfänger für Positionsbewusstsein und Zeitsynchronisierung sowie zwei Wirt USB-Porte für Erweiterungslagerung, Input/Output und Kommunikationswahlen mit ab Lagergeräten mit ein. Benutzer können schnell Prototyp und Entwürfe für die beweglichen und eingebetteten Anwendungen mit fester Größe, Gewicht und Leistungsbedarf einzusetzen.
Hauptmerkmal:
Parameterkategorie | Wert | Einheit | Parameterkategorie | 数值 | 单位 |
Input/Output | Rf-Leistungsparameter | ||||
Gleichspannungsinput | 5-15 | V | Frequenzbereich | 70-6000 | MHZ |
Leistungsaufnahme | 2-6 | W | Spitzenleistung | >10 | dBm |
Umwandlungsmodulparameter | Tragen Sie den drittrangigen Schnittpunkt ein | -20 | dBm | ||
ADC-Abtastrate (Maximum) | 61,44 | MS/s | Rauschmaß | <>8 | DB |
ADC-Entschließung | 12 | Stückchen | Physikalische Eigenschaften | ||
DAC-Abtastrate | 61,44 | MS/s | Größe | 133 ×68×26,4 | cm |
DAC-Entschließung | 12 | Stückchen | Gewicht | 375 | g |
Lokale Oszillationsgenauigkeit | 2,0 | PPMs |
Leistungsbeschreibung:
Der Transceiver AD9361 des Vorderseiten Rfs liefert blitzschnelle Bandbreite bis 56 MHZ, umfasst der Frequenzbereich 70 Gigahertz MHz-6 und stützt 2X2 MIMO. Die Rf-Vorwahlfilterbank an der Vorderseite von übertragen Verbindung und empfangen Sie Verbindung erhöht Frequenzselektivität.
Der Basisbandprozessor verwendet Xilinx Zynq 7020 Soc, um die FPGA beschleunigte Datenverarbeitung zur Verfügung zu stellen, kombiniert mit der unabhängigen Operation, die durch Doppel-kern ARM-CPU gestützt wird. USRP-LW E310 integriert einen Reichtum von Peripherie, wie einem integrierten GPS-Empfänger, der für Standortbewusstsein und Zeitsynchronisierung benutzt werden kann, und Doppel-USB-Wirtshäfen, die für erweitertes Speicherkapazität und andere Ein-Ausgabegeräte benutzt werden können. Unter Verwendung der ab Lagerausrüstung können Benutzer schnell Prototyp und eingebettete Anwendungen zu entwickeln.
Das USRP bettete Reihen verwendet eine Linux-Verteilung ein, die durch den OpenEmbedded-Rahmen besonders angefertigt wurde, um den spezifischen Bedarf der Anwendung zu erfüllen. Die Nichterfüllung, die Betriebssystem ist, ist mit Software USRP-Hardware Driver™ (UHD) und aus dritter QuelleEntwicklungswerkzeugen wie GNU-Radio vorinstalliert. E310 stützt auch RFNoC-Technologie. Der Entwicklungsrahmen RFNoC FPGA kann Realzeitberechnungen durchführen und die Bedingungen der Breitbandsignalaufbereitung erfüllen.
Betriebssystem- und Entwicklungsrahmen
Betriebssystem | OpenEmbedded Linux (vorinstalliert) |
Softwareentwicklungsrahmen |
UHD (vorinstalliert) GNU-Radio (vorinstalliert) Xilinx ISE Design Suite |
Ansprechpartner: Mr. Chen
Telefon: 18062514745